Conception D Un Routeur Pour Les Architectures R seaux Mono-Puce 3D

Les interconnexions globales repr sentent aujourd'hui un probl mes dans la conception des syst mes multiprocesseur sur puce (MPSoC pour Multiprocessor System-on-Chip) de haute performance. Les chercheurs des syst mes embarqu s sont la recherche des solutions des architectures de communications on-chip faible co t mat riel, grande fiabilit et pr dictibilit . Une des solutions en vue pr voit l'utilisation des r seaux d'interconnexions bas s sur l' change de paquets de donn es, appel s aussi Networks-on-Chip (NoCs). Il pourrait terme apporter des solutions au niveau de la conception et des performances pour faire face la complexit des syst mes sur puces de grande dimension. C'est dans ce cadre que s'inscrit notre travail. En effet, il s'agit de mod liser, concevoir et valider un routeur QoS pour une architecture NoC 3D pr d finie. Deux mod lisations de ce routeur ont t r alis es. L'une dans le langage VHDL au niveau RTL (Register Transfer Level) et l'autre dans le langage SystemC au niveau dit TLM-T (Transaction Level Modeling with Time). La validation du fonctionnement de l'architecture du routeur est propos e dans un r seau sur puce topologie 3D-Mesh.