This title is printed to order. This book may have been self-published. If so, we cannot guarantee the quality of the content. In the main most books will have gone through the editing process however some may not. We therefore suggest that you be aware of this before ordering this book. If in doubt check either the author or publisher’s details as we are unable to accept any returns unless they are faulty. Please contact us if you have any questions.
Inhaltsangabe: Zusammenfassung: Aufgabe dieser Diplomarbeit war es, eine Entwicklungsumgebung fur einen digitalen Signalprozessor zu erstellen. Verwendung findet dabei ein DSP56002 von Motorola mit 40MHz Taktfrequenz (20 MIPS), das Entwicklungssystem wird mit Hilfe einer RS232-Schnittstelle mit einem PC verbunden. Die Software auf dem PC wurde unter dem Betriebssystem Windows implementiert. Das Einsatzgebiet des Systems liegt vor allem in der Lehre, es soll die Moeglichkeit bieten, mit moeglichst wenig Schritten einfache Programme fur einen DSP zu erstellen. Um allerdings auch fur komplexere Anwendungen genug Moeglichkeiten anzubieten, wird grosser Wert auf die flexiblen Erweiterungsmoeglichkeiten gelegt. In der einfachsten Ausbaustufe wird ein DSP56002 im Single-Chip-Betrieb (also ohne externen Speicher) unterstutzt, in der Maximalausbaustufe eine Erweiterung auf 192Kx24 Bit-Worte statisches RAM und Unterstutzung eines zweiten DSP56002, der als echter Parallelprozessor arbeiten kann. Die Aufrustung orientiert sich am Stand der sogenannten Plug&Play-Technik - d.h. die Erweiterungen werden eingesetzt und automatisch erkannt. Die Ausbaustufe mit einem Signalprozessor sollte nahtlos in den Betrieb mit einem zweiten DSP ubergehen, d.h. die Software bietet fur beide DSPs adaquate Debugging- und Entwicklungsmoeglichkeiten. Funktionsumfang Die DSPs sollen mit der vollen Arbeitsgeschwindigkeit von 40MHz arbeiten, als externer Basistakt wird ein 1MHz-Takt eingesetzt, der durch die interne PLL multipliziert wird. Dadurch ist eine Systemerweiterung auf den DSP56002 mit 66MHz prinzipiell denkbar .Der Speicherzugriff soll mit voller Geschwindigkeit - also 0 Waitstates - erfolgen. Der Speicher steht beiden Signalprozessoren gleichermassen zur Verfugung, eine Busuberwachung verteilt den globalen Bus auf die DSPs. Die Kornmunikation und Synchronisation der beiden Parallel-DSPs kann uber den gemeinsamen Speicher (Semaphoren) oder uber Interruptsignale erfolgen. Um dem DSP-Sys
